PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-030405

(43)Date of publication of application: 31.01.1995

(51)Int.CI.

HO3K 19/086 HO3K 3/286

(21)Application number: 05-195166

NIPPON TELEGR & TELEPH CORP (NTT)

(22)Date of filing:

12.07.1993

(71)Applicant: (72)Inventor:

ICHINO HARUHIKO


KISHINE KEIJI


(54) ECL CIRCUIT

(57)Abstract:

PURPOSE: To omit a constant power supply circuit and to attain low voltage by controlling the current switching operation of the lowermost differential pair of an emitter—coupled logic(ECL) circuit by plural current mirror circuits.

CONSTITUTION: A constant current source is omitted, the emitter terminals of a differential pair (Q5, Q6) are directly connected to negative side power supply voltage V and current control circuits (Q12, RCM1), (Q13, RCM2) are respectively connected to the emitter-follower circuit parts of respective clock input terminals. In this constitution, the transistor(TR) Q12, the resistor RCM1, and the TR Q5 constitute a current mirror circuit and the TR Q13, the resistor RCM2, and the TR Q6 constitute another current mirror circuit. The current control circuits (Q12, RCM1), (Q13, RCM2) control the current switching operation of the differential pair (Q5, Q6). Namely the current switching operation of the lowermost differential pair (Q5, Q6) of the ECL circuit is controlled by these current mirror circuits.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12)公開特許公報(A) (11)特許出願公開番号

特開平7-30405

(43)公開日 平成7年(1995)1月31日

(51) Int. Cl. 6

識別記号 庁内整理番号 FΙ

技術表示箇所

H03K 19/086

8842-5

3/286

F 8124-5

審査請求 未請求 請求項の数1 FD (全8頁)

(21)出願番号

特願平5-195166

(22)出願日

平成5年(1993)7月12日

(71)出願人 000004226

日本電信電話株式会社

東京都千代田区内幸町一丁目1番6号

(72)発明者 市野 晴彦

東京都千代田区内幸町1丁目1番6号 日

本電信電話株式会社内

(72)発明者 岸根 桂路

東京都千代田区内幸町1丁目1番6号 日

本電信電話株式会社内


(74)代理人 弁理士 川久保 新一


(54) 【発明の名称】 E C L 回路

(57)【要約】

【目的】 より低電圧電源で動作が可能なECL回路を 提供することを目的とするものである。

【構成】 1段以上の縦積構成からなるECL回路にお いて、最下段側すなわち最も低電位側にある差動対のス イッチング動作をカレントミラー回路で制御するもので ある。





1

【特許請求の範囲】

【請求項1】 1段以上の縦積構成からなるECL回路において、最も低電位側に設けられている差動対のスイッチング動作を、カレントミラー回路で制御することを特徴とするECL回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、ECL(Emitter-Coupled Logic)回路の低電圧化、低消費電力化に関するものである。

[0002]

【従来の技術】図5 (1)、(2)は、従来の縦積ECL回路のうちで、データラッチ(以下、「Dラッチ」という)回路の構成例を示す図である。

【0003】図5 (1) に示す回路において、上段差動対 (Q_1 、 Q_2) はデータの書込みスイッチ、上段差動対 (Q_1 、 Q_2) はデータの保持スイッチ、下段差動対 (Q_2 、 Q_3) はクロックスイッチ、抵抗 (R_{11} 、 R_{12}) は論理振幅発生用負荷抵抗であり、これらの他に、定電流源 (Q_1 、 Q_2 、 Q_3 、 Q_4 、 Q_4 、 Q_4 、 Q_5 、 Q_6 、 $Q_$

【0004】また、 V_{10} はデータ信号の参照電圧、 V_{15} は定電流源用電圧、 V_{12} は第1の負側電源電圧、 V_{14} は第2の負側電源電圧であり、上記従来例においては、最上位側の電源電圧はグランドとしている。通常では、負側電源電圧 V_{52} は、-4.5 Vまたは-5.2 V程度の値に設定され、負側電源電圧 V_{74} は、-2.0 V程度の 30値に設定される。

[0005]

【発明が解決しようとする課題】上記従来例において、 低電圧化を考えた場合、定電流源トランジスタQ,を飽 和させないという条件で最低電圧が決まる。すなわち、 トランジスタの飽和電圧をVin、負荷抵抗で発生する 論理振幅をVi、定電流源抵抗Resiで発生する電圧を V_{zcs} 、トランジスタのオン電圧を V_{zz} とすると、クロ ック信号のハイレベルは-2 Vas であり、定電流源トラ ンジスタQ, のコレクタ電位は-3 Vas となる。 【0006】したがって、図5(1)に示す従来例にお いて、定電流源トランジスタQ、が飽和しない条件は、 $-3 V_{BB} - V_{EB} - V_{ECS} > V_{SAT} \cdots (1)$ であり、負側電源電圧Vicについては、 $V_{EB} < - (3 V_{BE} + V_{SAT} + V_{EGS}) \cdots (2)$ となる関係式が成立する。ここで、 $V_{ex}=0$. 9 V、V $z_{cs} = 0$. 25 V、 $V_{sat} = 0$. 4 Vとすると、 $V_{ts} <$ -3.35 Vの電源電圧が必要とされる。

【0007】また、図5 (2) に示す従来例は、図5 (1) に示す従来例と比較すると、データのレベルシフ 50

ト用エミッタフォロア(Qi、Qi、Rin、Rin)を省略した構成であり、つまり、データレベルが負荷抵抗Ri、で発生したレベルと等しい場合の構成である。この場合は、

 $V_{zz} < -(2 V_{zz} + V_{zzz} + V_{zzz}) \cdots (3)$ となる関係式が成立し、 $V_{zz} < -2$. 45 Vの電源電圧・が必要とされる。

【0008】すなわち、従来の縦積ECL回路構成において、図5(1)に示す従来の縦積ECL回路構成においては、負側電源電圧Viiの絶対値を3.35V以下にするような低電圧化を図ることができないという問題があり、また、図5(2)に示す従来の縦積ECL回路構成においては、負側電源電圧Viiの絶対値を2.45V以下にするような低電圧化を図ることができないという問題がある。

【0009】本発明は、より低電圧電源で動作が可能な ECL回路を提供することを目的とするものである。 【0010】

【課題を解決するための手段】本発明は、1段以上の縦20 積構成からなるECL回路において、最下段側すなわち最も低電位側にある差動対のスイッチンク動作をカレントミラー回路で制御するものである。

[0011]

【作用】本発明は、ECL回路の最下段の差動対(図5における差動対 Q_s 、 Q_s)の電流スイッチ動作をカレントミラー回路で制御することによって、定電流源回路(図5における Q_s 、 Q_s 、 Q_s)を省略することができ、この定電流源回路に必要とされた電圧 $V_{s,s}$ 、 $+V_{s,s}$ 分だけ低電圧化することができる。

[0012]

【実施例】図1 (1)、(2)は、本発明の第1 実施例 を示す回路図である。

【0013】図1(1)、(2)に示す実施例は、縦積 ECL 回路のうちのデータラッチ(以下、「D ラッチ」 という)回路であり、それぞれ、図5(1)、(2)に 示す従来例に対応した回路である。

【0014】図1(1)、(2)に示す第1実施例は、図5(1)、(2)に示す従来例と比較すると、定電流源(Q,、Res,)が省略され、差動対(Q,、Q,)
40のエミッタ端子を直接、負側電源電圧V,に接続し、クロック入力端子のエミッタフォロア回路部に、カレント制御回路(Q,, Res,)、(Q,, Res,)を設けてある点が異なる。つまり、トランジスタQ, がカレントミラー回路を構成し、トランジスタQ,がカレントミラー回路を構成し、トランジスタQ, 抵抗Res, トランジスタQ, もカレントミラー回路を構成している。上記カレント制御回路(Q,, Res,) は、差動対(Q, Q, Q,)の電流スイッチ動作を制御するためのものである。

【0015】なお、上段差動対(Q,、Q,)は、デー

タの書込みスイッチ用差動対であり、上段差動対(Q 、、Q、)は、データの保持スイッチ用差動対であり、 下段差動対(Qi、Qi)は、クロックスイッチ用差動 対であり、抵抗Ru、Ruは、論理振幅発生用負荷抵抗 である。また、エミッタフォロア(Qi、Qi、 Riri、Riri)は、データのレベルシフト用エミッタ フォロアであり、エミッタフォロア(Q10、Q11)は、 クロックのレベルシフト用エミッタフォロアである。さ らに、電圧Vapは、データ信号の参照電圧であり、電圧 Verは、定電流源用電圧であり、電圧Verは、第1の負 10 例を示す回路図である。 側電源電圧であり、電圧Vテテは、第2の負側電源電圧で ある。

【0016】上記実施例においては、トランジスタ Qii、抵抗Ren 、トランジスタQ, と、トランジスタ Q₁1、抵抗R_{c11}2、トランジスタQ₁とがそれぞれカレ ントミラー回路を構成している。したがって、クロック CIKまたはクロックCIKの反転信号がハイレベルで あるときに所望の論理振幅 $V_{\iota} = R_{\iota} \times I_{\iota}$ を得るよう な電流 I、が流れ、クロックCIkまたはクロックCI kの反転信号がローレベルであるときには殆ど電流が流 れないように、カレントミラー回路(Qii、Roui、Qi)、(Q₁1、R_{cu1} 、Q₁)を設計すれば、Dラッチ として図5(1)、(2)に示す従来例と同等の機能と 動作とを得ることができる。

【0017】また、この場合、電源電圧V: をV: + Vacs 分だけ低電圧化することができる。上記実施例に ついて、図5(1)、(2)で説明した値を用いると、 図1 (1) の場合ではVii <-2.7 V程度が可能とな り、図1 (2) の場合ではV₁₁ <-1.8 V程度が可能 となる。

【0018】上記実施例においては、ECL回路におい て、最も低電位側に設けられている差動対のスイッチン グ動作を、カレントミラー回路で制御しているが、上記 ECL回路は、1段以上の縦積構成からなるものであれ ばよい。

【0019】図2(1)、(2)は、本発明の第2実施 例を示す回路図である。

【0020】この第2実施例は、基本的には、図1 (1)、(2)に示す第1実施例と同じであるが、第1 実施例に抵抗 $R_{\mathfrak{s}_1}$ 、 $R_{\mathfrak{s}_2}$ が付加されている点のみが、第 40 $Q_{\mathfrak{s}_3}$ 、 $Q_{\mathfrak{s}_4}$ 、 $R_{\mathfrak{s}_2}$ 、 $R_{\mathfrak{s}_2}$ …クロックのレベルシフト 1 実施例とは異なる。

【0021】抵抗Rnは、トランジスタQnのベースー エミッタ間に接続され、抵抗Rs.は、トランジスタQ., のベースーエミッタ間に接続されている。これらの抵抗 Rsi、Rsiは、ベース蓄積電荷の放電用の抵抗であり、 カレントミラー回路(Q.i、Rcmi 、Q.i)、(Q.i、 Rena、Qa)を高速動作させることができる。

【0022】図3(1)、(2)は、本発明の第3実施

例を示す回路図である。

【0023】この実施例は、Dラッチ以外の回路に適用 した場合の回路であり、図3 (1) は、AND/NAN D回路を示す図であり、図3 (2)は、Exclusive-OR /NOR回路を示す図である。

【0024】この実施例においても、ECL回路の最も 低電位側に設けられている差動対のスイッチング動作 を、カレントミラー回路で制御している。

【0025】図4(1)、(2)は、本発明の第4実施

【0026】この実施例は、Dラッチ以外の回路に適用 した場合の回路であり、図4(1)は、インバーターを 示す図であり、図4 (2) は、NOR回路を示す図であ る。この実施例では出力として、逆相の信号のみを得る 場合を想定しているので、カレントミラー回路によって 制御すべき差動対のうちの片方のトランジスタが省略さ れた構成になっている。

[0027]

【発明の効果】本発明によれば、ECL回路の最下段差 動対の電流スイッチ動作をカレントミラー回路によって 制御するので、定電流源回路を省略でき、この定電流源 回路に必要とされた電圧分だけ低電圧化が可能になり、 具体的には、0.65V以上の低電圧化が可能になると いう効果を奏する。

【図面の簡単な説明】

【図1】本発明の第1実施例を示す回路図である。

【図2】本発明の第2実施例を示す回路図である。

【図3】本発明の第3実施例を示す回路図である。

【図4】本発明の第4実施例を示す回路図である。

【図5】従来の縦積ECL回路のうちでデータラッチ回 30 路の構成例を示す図である。

【符号の説明】

Qi、Qi…データの書込みスイッチ用上段差動対、

Q.、Q.···データの保持スイッチ用上段差動対、

Q,、Q,…クロックスイッチ用下段差動対、

R.:、R.:··論理振幅発生用負荷抵抗、

Q, 、Rest …定電流源、

 Q_{ϵ} 、 Q_{ϵ} 、 $R_{\epsilon r_1}$ 、 $R_{\epsilon r_2}$ …データのレベルシフト用 エミッタフォロア、

用エミッタフォロア、

V.,…データ信号の参照電圧、

Ves···定電流源用電圧、

V:: …第1の負側電源電圧、


V・・・・・第2の負側電源電圧、


Q.,、Remi …カレント制御回路、

Q::、R:::: …カレント制御回路、

Rsi、Rsi…ベース蓄積電荷の放電用の抵抗。


【図1】





K2719

[図2]




 $V_{RD}o$


(Q.,

<u> ০</u> ত্ব

⊚ V _{в в} К*2*719


【図3】






K2719


[図4]






K2719

【図5】





K2719